典型的数字电路没计拥有大量的单元数目， 一个标准的单元库通常含有数百个单元。从电路功能上看， 在ASIC和SoC 设计中常用到的标准单元电路可以分为组合逻辑电路和时序逻辑电路。
“拥有大量的单元数目”：这是指你最终设计出来的这颗 ASIC 或 SoC 芯片（物理实体）。一个现代的数字芯片里，往往塞了几千万甚至上百亿个像微小积木一样的单元。
含有数百个单元”：这是指代工厂（比如台积电）发给你的 Standard Cell Library（标准单元库）。这就像一本武器目录，里面虽然只有几百种不同型号的零件（比如 NAND、NOR、INV，以及它们对应的 D1 到 D24 各种驱动强度，还有省电版的 HVT、提速版的 LVT 等），但你正是用这几百种基础零件，拼搭出了那上百亿规模的芯片。你之前做 CTS 时精挑细选的 cts_inv_cells 列表，就是在翻这本目录。
组合逻辑电路亦简称为组合电路, 它是指任意时刻的输出信号与信号作用前电路的状态无关，输出仅取决于该时刻输人信号的电路。组合电路包括：
（1）反向逻辑电路。
（2）非反向逻辑电路。
（3）其他常用逻辑电路。
(4) 特殊功能的逻辑电路。
标准单元通常采用静态互补CMOS电路结构实现， 这种结构具有互补对偶的上拉网络(PUN, pull-up network)与下拉网络(PDN，pull-down network)，其特点是电路简单、容易设计、鲁棒性好， “在任何时刻，每个逻辑门的输出总是通过低阻抗连接到 VDD（电源）或 VSS（地）。正因为这种结构极其稳定规范，所以它非常适用于自动化的综合工具和布线工具。”
PMOS跟NMOS区别：
反向逻辑电路有： 反向器( INV， inverter)、与非门( NAND gate)、或非门( NOR gate)。反向逻辑电路中与非门和或非门的输入端通常为2 〜4 , 当输人端为1 则等效于反向器。
非反向逻辑电路有: 缓冲^( BUF, buffer). 与门( AND gate), 或门( OR gate). 同样， 非反向逻辑电路中与门和或门的输人端通常为2 〜4 , 当输人端为1 则等效于缓冲器。
实际应用中， 输入端数目太大则有可能会引起时序收敛的问题。其他常用逻辑电路有：数据选择门(MUX, multiplexer)、异或门(X()R，exclusive or gate)、数据传输门(TBUF，transmission buffer gate)、复合门(AOI 和 OAI ，ANEFOR-1NV gate和0R-AND4NV gate)等，特殊功能的逻辑电路包括加法器、乘法器和除法器等复杂逻辑功能电路。
时序逻辑电路( 图2 - 28 ) 也简称为时序电路， 特点是在任意时刻， 输出信号不但同当前的输人相关还同上一时间的输出相关，因此，时序电路具有记忆功能。
（1）锁存器(Latch,如 DLatch) o
（2）寄存器类(flip flop 或 register,如 DFF)。
在数字电路设计中， 设计人员用锁存器latch专指电平敏感的吋序电路。寄存器register通常由latch构成， 时钟边沿触发。任何由交叉耦合的门形成的双稳态电路， 包括单稳，振荡电路都可称为触发器flip flop，它是与时钟信号相关的吋序电路。存储器则在模块宏单元单独介绍。
以上两种时序电路主要被用于时钟电路设计中。其中寄存器最早被用于ASIC数字电路设计中，它受时钟信号控制，只有在时钟沿触发时才采样当前的输入并产生输出。锁存器更多地被用于快速通信时钟电路的设计中。
标准单元包括反相器、与门、寄存器，选择器、全加器等多种基本单元，每一个标准单元对应着多个不同尺寸(W7L)、不同驱动能力的单元电路，而且不同驱动强度电路都是
基本尺寸或最小尺寸的整倍数。单元库的多样性可以有效提髙综合工具和自动布局布线工具的效率，同时也使得设计者可以更加自由地在性能、面积、功耗和成本之间进行优化
为了实现工具的自动布局布线，建库时即在标准单元版图设计时有许多特殊的设计规则，大致如下：
所有单元都是等高的矩形，或者髙度是基本高度的整数倍，以确保电路设计阶不会使用其他轉鵬尺寸。
为保证各单元与其他单元放置时不引起DRC错误， 所有版图要用预先定义的模
板进行设计，
由于经典布线器采用基于网格的方法进行布线连接， 这一方法可以简化布线工具的算法，减小计算机占用的内存资源。因此所有单元的输人输出端口的位置大小、形状都尽M满足网格间距的要求，以提高布线器的效率。
电源线和地线一般位于单元的上下边界，以便于连接共享，减小芯片面积。
标准单元包括反相器、与门、寄存器，选择器、全加器等多种基本单元，每一个标准单元对应着多个不同尺寸(W7L)、不同驱动能力的单元电路，而且不同驱动强度电路都是
基本尺寸或最小尺寸的整倍数。单元库的多样性可以有效提髙综合工具和自动布局布线工具的效率，同时也使得设计者可以更加自由地在性能、面积、功耗和成本之间进行优化
为了实现工具的自动布局布线，建库时即在标准单元版图设计时有许多特殊的设计规则，大致如下：
所有单元都是等高的矩形，或者髙度是基本高度的整数倍，以确保电路设计阶不会使用其他轉鵬尺寸。
为保证各单元与其他单元放置时不引起DRC错误， 所有版图要用预先定义的模
板进行设计，
由于经典布线器采用基于网格的方法进行布线连接， 这一方法可以简化布线工具的算法，减小计算机占用的内存资源。因此所有单元的输人输出端口的位置大小、形状都尽M满足网格间距的要求，以提高布线器的效率。
电源线和地线一般位于单元的上下边界，以便于连接共享，减小芯片面积。
标准单元版图结果生成物理库(LEF)和时序库(.lib)可以被顶层芯片调用， 也可以被模块单元调用。
